日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月31日

出 願 番 号

Application Number:

特願2002-317034

[ST.10/C]:

[JP2002-317034]

出 願 人
Applicant(s):

富士通株式会社

2003年 5月16日

特許庁長官 Commissioner, Japan Patent Office



特2002-317034

【書類名】 特許願

【整理番号】 0241341

【提出日】 平成14年10月31日

【あて先】 特許庁長官 殿

【国際特許分類】 H04N 5/335

H01L 27/146

【発明の名称】 画像歪みを抑制したイメージセンサ

【請求項の数】 6

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 船越 純

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山本 克義

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100094525

【弁理士】

【氏名又は名称】 土井 健二

【選任した代理人】

【識別番号】 100094514

【弁理士】

【氏名又は名称】 林 恒徳

【先の出願に基づく優先権主張】

【出願番号】 特願2002-216848

【出願日】

平成14年 7月25日

【手数料の表示】

【予納台帳番号】 041380

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704944

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】画像歪みを抑制したイメージセンサ

【特許請求の範囲】

【請求項1】画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられたサンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、

前記サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平 走査回路とを有し、

第1のフレーム期間に制御されているとき、前記垂直走査回路は、第1の垂直 走査期間内で前記複数の行選択線を順次選択して走査し、前記第1のフレーム期 間より長い第2のフレーム期間に制御されているときも、前記第1の垂直走査期 間内で前記複数の行選択線を順次選択して走査することを特徴とするイメージセ ンサ。

【請求項2】請求項1において、

前記垂直走査回路が前記各行選択線を選択するときに、前記水平走査回路が前記水平走査信号を生成し、前記垂直走査回路が前記垂直走査信号を生成しないときは、前記水平走査回路も前記水平走査信号を生成しないことを特徴とするイメージセンサ。

【請求項3】画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選

択する水平走査信号を生成する水平走査回路とを有し、

第1のフレーム期間に制御されているとき、前記垂直走査回路は、第1の垂直 走査期間内で前記複数の行選択線を順次選択して走査し、前記第1のフレーム期 間より長い第2のフレーム期間に制御されているときも、前記第1の垂直走査期 間内で前記複数の行選択線を順次選択して走査することを特徴とするイメージセ ンサ。

【請求項4】請求項3において、

前記垂直走査回路は、前記フレーム期間内の前記第1の垂直走査期間を過ぎた 後は、前記垂直走査信号を出力しないことを特徴とするイメージセンサ。

【請求項5】画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、 前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選 択する水平走査信号を生成する水平走査回路とを有し、

前記垂直走査回路は、フレーム期間内の一部の垂直走査期間内で前記複数の行選択線を順次選択して走査し、前記フレーム期間内の前記垂直走査期間外では前記行選択線の選択を行わないことを特徴とするイメージセンサ。

【請求項6】画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選

択する水平走査信号を生成する水平走査回路と、

前記サンプルホールド回路の出力を、1行分格納するラインバッファと、

前記ラインバッファの出力を入力する画像プロセッサとを有し、

水平走査期間において、前記水平走査信号に応答して、前記サンプルホールド 回路の出力信号を前記ラインバッファに格納し、前記水平走査信号よりも長い周 期の出力クロックに応答して、当該ラインバッファ内の当該出力信号を前記画像 プロセッサに出力することを特徴とするイメージセンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、光電変換素子を利用したイメージセンサに関し、特に、出力画像の 歪みを抑制したイメージセンサに関する。

[0002]

【従来の技術】

CMOSイメージセンサなどのイメージセンサは、光電変換素子を画素に有し、所定の積分期間において入射される光量を電気信号に変換し、画像処理を行って画像信号を出力する。行選択線が駆動されるときに、その行選択線に接続された画素の光電変換信号が、各列に設けられたサンプルホールド回路に保持され、当該保持された検出信号が水平走査パルスによって順次出力される。また、行選択線は、垂直走査パルスによって順次駆動され、全ての行選択線が走査されると、1フレームの画像に対する画素信号の出力が完了する。

[0003]

かかるСМОSイメージセンサは、例えば、以下の特許文献に開示されている

[0004]

【特許文献】

特開平2002-218324号公報

[0005]

【発明が解決しようとする課題】

3

各画素で光電変換により生成され積分された光電変換信号は、複数の行選択線を走査することにより、順次出力されるため、同じフレームの画像であっても、画像の上部と下部とでは積分期間にずれが発生する。例えば、1フレーム期間が1/30秒の場合は、全行選択線の走査が1/30秒間で行われ、画像の上端部と下端部とでは積分期間が最大で1/30秒ずれてしまう。更に、暗い画像の場合は、積分期間を長くして出力画像を明るくする必要があり、その場合は、1フレーム期間が1/15秒、1/7.5秒と長くなるように制御され、それに伴って、画像の上端部と下端部とでは積分期間も1/15秒、1/7.5秒とずれてしまう。

[0006]

このような同じフレームの画像において、その位置に応じて積分期間がずれて しまうことは、例えば画像が左右方向に高速に移動するような場合に、出力画像 の上端部と下端部とで位置がずれて、出力画像がひずむという問題を招く。

[0007]

そこで、本発明の目的は、出力画像のひずみを抑制したイメージセンサを提供 することにある。

[0008]

【課題を解決するための手段】

上記の目的を達成するために、本発明の一つの側面は、光電変換素子を有する画素を行列配置した画素アレイを有するイメージセンサにおいて、行方向に配置された複数の行選択線と、列方向に配置された複数のコラム線と、各コラム線に設けられたサンプルホールド回路と、前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平走査回路とを有し、第1のフレーム期間に制御されているとき、前記垂直走査回路は、第1の垂直走査期間内で前記複数の行選択線を順次選択して走査し、前記第1のフレーム期間より長い第2のフレーム期間に制御されているときも、前記第1の垂直走査期間内で前記複数の行選択線を順次選択して走査することを特徴とする。

[0009]

上記の発明の側面によれば、撮像対象の画像が暗くなった場合など、フレーム期間を第1のフレーム期間よりも長い第2のフレーム期間にするように制御して画素での積分期間を長くしても、垂直走査の速度が、第1のフレーム期間と同じ速度になるので、画像の上端部と下端部とで積分期間のずれが大きくならず、出力画像のゆがみを抑制することができる。

[0010]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。

[0011]

図1は、本実施の形態におけるCMOSイメージセンサの画素アレイの構成を示す図である。画素アレイ10は、行方向に配置された複数のリセット電源線VR、行選択線SLCT0~3、リセット制御線RST0~3と、コラム方向に配置された複数のコラム線CL1~CL4と、各行選択線、リセット制御線とコラム線との交差位置に配置された画素PX00~PX33とを有する。各画素には、画素PX03に示されるとおり、リセット用トランジスタM1と、光電変換素子であるフォトダイオードPDと、フォトダイオードのカソード電位を増幅するソースフォロワートランジスタM2と、行選択線SLCTの駆動に応答して、ソースフォロワートランジスタM2のソースとコラム線CLとを接続する選択トランジスタM3とからなる光電変換回路が設けられる。

[0012]

行方向に配置された行選択線SLCTO~3やリセット制御線RSTO~3は、垂直走査シフトレジスタ12やリセット制御回路11により駆動制御される。即ち、垂直走査シフトレジスタ12は、垂直走査信号Vscanを生成する垂直走査回路であり

- 、垂直走査クロックVCLKに応答して、データVDATAの「1」をシリアル転送して
- 、各行を選択する垂直走査信号Vscanを生成する。この垂直走査信号に応答して
- 、行選択線SLCTO~3が順次駆動される。

[0013]

また、列方向に配置された各コラム線CL1~4は、それぞれサンプルホールド回路14に接続される。サンプルホールド回路14は、後述するとおり、各画素からコラム線CLを経由して供給される光電変換信号を増幅し、リセット動作に伴うリセットノイズを削除して、画素信号を出力する。

[0014]

サンプルホールド回路14から出力される画素信号は、水平走査シフトレジスタ16が生成する水平走査信号Hscanにより選択されるコラム選択トランジスタ CSO~CS3を介して、共通出力バスOBUSに出力され、出力バスに接続された 増幅器AMPにより増幅される。増幅器AMPの出力は、後述するカラープロセッサに供給される。

[0015]

図2は、サンプルホールド回路の具体例を示す図であり、図3は、サンプルホールド回路の動作を示す信号波形図である。図2には、1つの画素PXの回路と、図示しないコラム線を介して画素PXに接続されるサンプルホールド回路14とが示される。サンプルホールド回路14は、第1のスイッチSW1と、第2のスイッチSW2と、第1のサンプル・ホールドキャパシタC1、第2のサンプリング・ホールドキャパシタC2と、基準電圧VREFと、第1及び第2のアンプAMP1、AMP2とを有し、画素の光電変換回路のリセットノイズをキャンセルする相関二重サンプリング回路である。また、画素PXとサンプルホールド回路14との間に電流源I1が設けられている。

[0016]

この画素 P X とサンプルホールド回路 1 4 の動作について、図 3 を参照しながら説明する。図 3 には、画素内のフォトダイオード D 1 のカソード電圧 VPDの電圧変化が、行選択線 SLCT、リセット制御制御線 R S T などと関連して示される。まず、リセット期間 T 1 でリセット制御線 R S T が H レベルに駆動されリセットトランジスタ M 1 が導通され、フォトダイオード P D のカソード電位 VPDがリセットレベル VR にされる。リセット制御線 R S T が L レベルになりリセットトランジスタ M 1 が非導通になると、カソード電位 VPDは、入力光の光量に応じてフォトダイオード P D が発生する電流により徐々にレベルを下げる。これが積分期間 T

2である。但し、リセットトランジスタM1が非導通になるときにリセットノイズVnが発生する。このリセットノイズVnは、画素毎にばらついた電圧である

[0017]

所定の積分期間T2を経過した後に、行選択線SLCTがHレベルに駆動され、画素の選択トランジスタM3が導通し、その状態でスイッチSW1,SW2が一時的に導通状態にされて、カソード電位VPDに応じて生成されるソースフォロワートランジスタM2からの駆動電流が、選択トランジスタM3と図示しないコラム線を介して、キャパシタC1を充電する。これにより、ノードVC1は、リセット電圧VRから、リセットノイズ電圧Vnと積分期間で低下した電位Vsとを加えた(Vs+Vn)だけ低い電位VR-(Vs+Vn)になる。また、ノードVC1の電位は、第1のアンプAMP1を介して第2のキャパシタC2にも伝えられる。

[0018]

この時、第2のスイッチSW2も導通状態であり、第1のアンプAMP1の増幅率が1とすると、第2のキャパシタC2も第1のキャパシタと同じ電圧状態に充電される。この状態で、第1及び第2のキャパシタC1、C2には、レベルVR- (Vs+Vn) と基準電圧VREFとの差電圧が印加される。

[0019]

積分期間T2の終了後に、リセット制御線RSTに再度リセットパルスが供給されて、リセットトランジスタM1が導通する。それによりカソード電位VPDは再度リセットレベルVRに充電される。その後、リセットノイズ読み出し期間T4経過後に、第1のスイッチSW1が一時的に導通状態にされる。この時、第2のスイッチSW2は非導通状態に維持される。このリセットノイズ読み出し期間T4においても、積分期間T2と同様に、カソード電位VPDは受光光量に応じたフォトダイオードの電流によりレベルが低下するが、このリセットノイズ読み出し期間T4は、積分期間T2に比較すると短く設定される。但し、積分期間T2は、入力光の輝度レベルに応じて最適の期間に制御されるので、必ずしも両期間T2,T4を単純には比較できない。

[0020]

このリセットノイズ読み出し期間T4中に、スイッチSW1が導通状態になり、第1のキャパシタC1のノードVC1は、リセット電圧VRからリセットノイズVnだけ低下したレベルVR-Vnになる。この電位VR-Vnは、第1のアンプAMP1を介して第2のキャパシタC2の端子にも伝えられる。この時、第2のスイッチSW2が非導通状態であるので、第2のキャパシタC2のノードVC2はオープン状態になっている。従って、第2のキャパシタC2のノードVC2には、積分期間T2終了時のノードVC1の電位VR-(Vs+Vn)と、リセットノイズ読み出し期間T4終了時のノードVC1の電位VR-Vnとの差電圧Vsの変動が生じて、それに最初のサンプリング時の基準電圧VREFを加えた電圧VREF+VsがノードVC2に生成される。この電圧VREF+Vsからは、リセットノイズVnが削除されている。

[0021]

第2のアンプAMP2の基準電位をVREFにすることにより、受光光量に応じて積分された検出電圧Vsが、第2のアンプAMP2により増幅され、水平走査シフトレジスタ16が生成する水平走査信号により順次導通制御されたコラムゲートCSを介して、出力バスOBUSに出力される。そして、それが出力バスOBUSに設けられた共通増幅器AMPにより増幅され、後段のA/D変換回路に画素信号として供給される。

[0022]

シフトレジスタからなる垂直走査回路12は、走査期間の最初に供給される垂直データVDATAの「1」を、垂直クロックVCLKに同期してシフトすることにより、垂直走査信号Vscanを生成する。従って、この垂直走査信号を生成するタイミングにより、行選択線SLCTO~3の走査駆動が制御される。同様に、シフトレジスタからなる水平走査回路16も、走査期間の最初に供給される水平データHDATAの「1」を、ピクセルクロックPCLKに同期してシフトすることにより、水平走査信号Hscanを生成する。この水平走査信号によりコラムゲートCS1~CS4が順次選択される。従って、この水平走査信号を生成するタイミングにより、水平方向の走査駆動が制御される。

[0023]

図3の行選択信号SLCTがHレベルに制御されている期間が、その行の走査期間である。従って、ある行の行選択信号SLCTがHレベルに制御されている間に、その行の画素からの光電変換信号が画素信号としてサンプルホールド回路、コラムゲート、共通バス、アンプAPMを介して出力される。それが終了すると、次の行の行選択信号SLCTがHレベルに制御され、同様の画素信号の出力動作が行われる。つまり、図3の行走査動作が、画素アレイの行数分、順番に行われる。

[0024]

図4は、本実施の形態におけるイメージセンサのカラープロセッサ(画像プロセッサ)の構成を示す図である。画素アレイ10で検出された光電変換信号が、出力バスOBUS、アンプAMP、A/D変換回路ADCを介して、画素信号Pinとしてカラープロセッサ20に供給される。画素アレイ10にRGBのカラーフィルタが設けられている場合は、画素信号Pinは、RGB各色の信号になる。

[0025]

カラープロセッサ20は、画素アレイ10の駆動に利用された水平同期信号Hs yncと、垂直同期信号Vsyncと画素クロックPCLKとから、各種のタイミング信号を生成するタイミング発生回路22を有する。更に、カラープロセッサ20は、画素信号Pinの色の感度に依存する特性を補正する感度補正回路24と、各画素で検出される色以外の色の階調値を周囲の画素の画素信号から補間演算によって求める色補間処理回路28と、色合い(青っぽい青など)を調整する色調整回路32と、LCDやCRTなどの画像を出力するデバイス特性(ガンマ特性)に合わせるためのガンマ変換回路34とを有する。そして、最後に表示装置に適合した画像信号のフォーマットに変換するフォーマット変換回路38により、画素信号が、NTSCやYUV、YCbCrなどのデジタルコンポーネントのフォーマットに変換されて出力される。

[0026]

感度補正回路24は、色の感度に依存する特性を補正するために、各色に対応して設けられた感度補正テーブル26を参照して、補正演算を行う。 色補間処理回路28は、各画素毎にRGBの画素信号を生成する。画素アレイ10に設けられたカラーフィルタの構成が、例えばベイヤー配列の場合は、赤色(R)に対

応する画素には、緑色(G)や青色(B)の画素信号を得ることができない。そこで、色補間処理回路28にて、周囲の画素の信号を補間演算することで、赤色(R)のカラーフィルタの画素にも、緑色(G)や青色(B)の画素信号を生成することができる。そのために、補間用メモリ30には、周囲の画素の画素信号が一時的に記録されている。そして、色補間処理回路28は、この補間用メモリ30内に一時的に記録されている周囲の画素の画素信号に対して補間演算を行う。ガンマテーブル36には、CRTやLCDなどの画像出力デバイスのガンマ特性に変換するための変換テーブルが格納されている。また、フォーマット変換テーブル40は、NTSCやYUVなどの表示信号フォーマットに変換するためのテーブルである。

[0027]

図5は、本実施の形態における垂直走査と水平走査との関係を示す図である。 図中(A)(C)(D)(F)は、垂直走査される行選択線の駆動動作を示して おり、横軸の時間に対して、縦軸は行選択線SLCT1~SLCT480の走査位置を示す。 また、図中(B)(H)は、水平走査されるコラムゲートCS1~CS640の走査位置 を示す。この例は、画素アレイ10が、480行、640列の例である。

[0028]

図5(A)、(B)は、第1のフレーム期間F1に制御されているときの垂直走査と水平走査を示す。(A)の垂直走査では、垂直走査シフトレジスタ12が垂直データVDATA=1を、垂直クロックVCLKに同期して第1行から第480行まで転送して垂直走査信号を順次生成し、それに伴って、行選択線SLCT1~SLCT480がフレーム期間F1内で順次駆動される。また、各行選択線が駆動されている間に、水平走査シフトレジスタ16が、水平データHDATA=1を画素クロックPCLKに同期して第1列から第640列まで転送して水平走査信号を順次生成し、それに伴って、コラムゲートCS1~CS640がフレーム期間F1の1/480秒内で順次選択される。従って、この場合は、積分期間IG1は最大で第1のフレーム期間F1と同じになる。また、第1行と第480行の積分期間のずれは、第1フレーム期間F1になる。

[0029]

図5 (C) は、第1のフレーム期間F1の2倍の長さの第2のフレーム期間F2に制御されているときの従来の垂直走査を示す。入力画像が暗い場合は、出力バスOBUSに設けられているアンプAMPのゲインを大きくして、出力される画素信号のレベルが高くなるように制御されるが、ゲインを最大にしてもレベルが不十分な場合は、積分期間を長くするように制御する必要がある。その場合、通常は、クロックの分周比を高くして、垂直走査シフトレジスタ12や水平走査シフトレジスタ16の走査クロックの速度を遅くすることが行われる。図5 (C)の例は、分周比を倍にして、走査クロックVCLK、PCLKの周期を2倍にしている。

[0030]

その場合、垂直走査では、垂直走査シフトレジスタ12が、第2のフレーム期間F2内で、垂直データVDATA=1を垂直クロックVCLKに同期して第1行から第480行まで転送して垂直走査信号を順次生成し、それに伴って、行選択線SLCT1~SLCT480が第2のフレーム期間F2内で順次駆動される。従って、積分期間IG2は、最大で第2のフレーム期間F2になり、暗い入力画像でも十分な画素信号レベルを確保することができる。

[0031]

しかしながら、垂直走査速度が1/2になったことに伴い、第1行目の積分期間IG2-1と、第480行目の積分期間IG2-2との間には、第2のフレーム期間F2だけの時間的ずれが生じる。このような長い時間のずれにより、入力画像が左右方向に移動している場合、画像の上端部と下端部とでは撮像対象位置が大きく異なる。これが出力画像のひずみを招いてしまう。

[0032]

図5 (D) (E) は、本実施の形態における垂直走査と水平走査を示す。本実施の形態では、第2のフレーム期間F2になっても、垂直走査期間は第1のフレーム期間F1のままに制御される。つまり、第2のフレーム期間F2の前半期間で、垂直走査が完了するように、垂直走査シフトレジスタ12が制御される。第2のフレーム期間の後半期間では、垂直走査シフトレジスタ12の動作は停止し、行選択線はいずれも駆動されない。そして、水平走査シフトレジスタ16の水平走査動作は、垂直走査が行われている間、繰り返し行われる。つまり、垂直走

査中の各行走査期間中に、第1のコラムゲートCG1から第640のコラムゲートCG640までの水平走査が行われる。

[0033]

このように垂直走査が行われる期間を、第2のフレーム期間 F 2 E 2 とせずに、第 E 1 のフレーム期間 E 1 に維持することで、第1行目の積分期間 E 1 E 2 E 4 E 8 0 行目の積分期間 E 2 E 2 E 6 の時間的ずれは、第1のフレーム期間 E 1 E 1 に抑えられ、図 5 (A) の場合と同じになる。従って、出力画像の歪みは抑制される。

[0034]

図5(F)は、本実施の形態における垂直走査を示す。この例は、更にフレーム期間が長く制御されて、第2のフレーム期間F2の2倍の第3のフレーム期間F3に制御されている。この場合は、フレーム期間F3の最初の1/4の期間で、垂直走査が行われる。そして、残りの3/4の期間では、垂直走査シフトレジスタのシフト動作は停止している。また、図示しないが、図5(E)と同様に、水平走査は、垂直走査中の各行選択中に順次行われる。

[0035]

この場合、積分期間IG3は、最大で第3のフレーム期間F3まで長くすることができるが、第1行目の積分期間IG3-1と第480行目の積分期間IG3-2の時間のずれは、第1のフレーム期間F1の場合と同じに抑えられる。従って、出力画像の歪みは抑制される。

[0036]

図6は、本実施の形態における垂直走査と水平走査の制御回路を示す図である。内部クロックCLKiが分周器56により所定の分周比で画素クロックPCLKを生成する。この画素クロックPCLKは、水平走査シフトレジスタ16の同期クロックとして利用されると共に、水平カウンタ58に供給される。水平カウンタ58は、1~640をカウントするカウンタであり、カウント値が「1」の時に水平データHDATAO=1を出力する。また、水平カウンタ58は、640カウントするたびに垂直クロックVCLKを出力する。この垂直クロックVCLKは、垂直走査シフトレジスタ12の制御クロックとして利用されると共に、垂直カウンタ60に供給され、垂直カウンタ60は、その垂直クロックVCLKをカウントして、カウント値が「

1」の時に垂直データVDATA=1を出力する。垂直カウンタ60の最大カウント値は、制御可能な最大フレーム期間に対応可能な値に設計されており、但し、通常のカウント動作では、垂直カウンタ60は、垂直カウントリセット信号VCRSTに応答してリセットされるまでカウントする。

[0037]

出力バスOBUSに接続されている増幅器AMPは、自動ゲインコントロール回路 5 0 によりそのゲインKgainを制御される。自動ゲインコントロール回路 5 0 は、増幅器AMPから出力される 1 フレーム期間内の画素信号レベルのデジタル値を累積し、その画素信号レベルの累積値に応じて、増幅器AMPのゲインKgainを制御する。つまり、自動ゲインコントロール回路 5 0 は、画像が暗くて全体的に画素信号レベルが低ければ、ゲインKgainをより大きくするように制御して、出力画像が明るくなるようにする。しかし、ゲインKgainを最大値まで制御しても十分な画素信号レベルが得られない場合は、AGC回路 5 0 は、フレーム期間設定信号 S 5 0 をレジスタ演算部 5 2 に与えて、フレーム期間を 2 倍にするよう制御する。レジスタ演算部 5 2 は、そのフレーム期間設定信号 S 5 0 に応答して、カウンタレジスタ 5 4 のレジスタ値を 2 倍にするように設定する。つまり、カウンタレジスタ 5 4 に設定される垂直走査最大カウント値VCMAXは 2 倍になる。例えば、この最大カウント値VCMAXは、4 8 0 × 2 = 9 6 0 に設定される。

[0038]

比較回路 6 2 は、垂直走査最大カウント値VCMAXと、垂直カウンタ 6 0 のカウント値VCOUNTとを比較して、一致するときに垂直カウントリセット信号VCRSTを出力する。これに応答して、垂直カウンタ 6 0 はリセットされ、垂直カウント値は「1」になり、垂直データVDATA = 1 が出力される。

[0039]

また、垂直カウンタ60は、垂直カウント値VCOUNTが1になると垂直データ信号VDATA=1を出力し、更に、垂直カウント値VCOUNTが480になると、カウント信号V480=1を出力する。そして、水平データイネーブル回路66は、垂直データVDATA=1に応答してイネーブル信号S66をイネーブル状態にし、カウント信号V480=1に応答して水平走査イネーブル信号S66をディセーブル状態にす

る。

[0040]

水平カウンタ58は、カウント値が「1」になるたびに水平データ信号HDATA0 = 1を出力するが、ゲート回路64により水平データイネーブル信号S66がイネーブル状態の間のみ、その水平データ信号HDATA=1を出力する。

[0041]

次に、図5(A)(B)の場合における図6の制御回路の動作について説明する。この場合は、最も短い第1のフレーム期間F1に制御されているので、カウンタレジスタ54は480に設定される。そして、水平カウンタ58がカウンタ値「1」で水平データHDATA=1を出力し、同時に垂直カウンタ60がカウンタ値「1」で垂直データVDATA=1を出力する。これにより、水平走査レジスタ16は、画素クロックPCLKに同期して水平走査信号を順次シフトする。また、水平カウンタ58が640カウントするたびに、垂直クロックVCLKが出力され、それが垂直カウンタ60によりカウントされる。やがて、垂直カウント値VCOUNTがカウンタレジスタ54の設定値480に達すると、リセットされる。つまり、図5(A)(B)の場合は、第1のフレーム期間F1の間、垂直クロックVCLKに同期して順次垂直走査が行われ、各垂直走査中において、画素クロックPCLKに同期して順次不正査が行われる。

[0042]

また、図5(D)(E)の場合における制御回路の動作について説明する。この場合は、第1のフレーム期間F1の2倍の第2のフレーム期間F2に制御されるので、カウンタレジスタ54は480×2=960に設定される。そして、垂直カウンタ60がカウント値1~480までは、水平カウンタ58が出力する水平データHDATAOがゲート回路64を通過して、水平データHDATAとして水平走査シフトレジスタ16に供給される。これにより、垂直カウンタ60がカウント値1~480の間は、各垂直走査中に、水平走査シフトレジスタ16は、水平走査信号を出力する。しかし、垂直カウンタ60のカウント値が480を越えると、イネーブル信号S66がディセーブル状態になるので、ゲート回路64が水平データHDATA=1の出力を禁止する。その結果、垂直カウンタのカウント値が481

~960までの間は、水平データ信号HDATA=1は出力されず、水平走査シフトレジスタ16は水平走査信号を出力しない。

[0043]

一方、垂直カウンタ60のカウント値が「1」の時に垂直データ信号VDATA=1を出力した後は、垂直カウント値が960になるまでそのデータ信号VDATA=1は出力されないので、垂直走査シフトレジスタ12は、第2のフレーム期間F2の前半のみ垂直走査信号を生成し、後半は何ら垂直走査信号を出力しない。

[0044]

更に、図5(F)の場合は、カウンタレジスタ54が480×4=1960に 設定されるので、第3のフレーム期間F3の最初の1/4期間のみ、垂直走査信 号と水平走査信号とが生成され、その余の期間は垂直走査信号も水平走査信号も 生成されない。

[水平走査の変形例]

次に、図5の(A)で制御される場合と、(C)で制御される場合での水平走査動作の変形例について説明する。図7は、図4の変形例を示す図である。図7の例では、画素アレイの出力段に設けられたA/D変換回路ADCとカラープロセッサ20との間に、1行分の画素信号Pinを格納可能なラインバッファ60が設けられている。そして、このラインバッファ60には、コラムゲートCS1~CS640の導通に応答して、1行、640画素の画素信号が入力される。そして、ラインバッファ60に格納された1行分の画素信号は、出力クロックOCLKに同期してカラープロセッサ20に出力される。

[0045]

図8は、ラインバッファ60への入力タイミングと出力タイミングを示す図である。図8(E)は、垂直走査のタイミングを示し、各垂直走査中のラインバッファへのタイミングが、(A)~(D)に示される。

[0046]

図8(A)(B)は、図5(A)のように第1のフレーム期間F1に制御されている場合の入力タイミングと出力タイミングである。この場合は、画素クロックPCLKに同期して生成される水平走査信号と同じタイミングで、画素信号がライ

ンバッファ60に入力され、同じタイミングで出力される。つまり、出力クロックOCLKの周期は、画素クロックPCLKの周期と同じである。

[0047]

一方、図8(C)(D)は、図5(C)のように第2のフレーム期間F2に制御されている場合の入力タイミングと出力タイミングである。この場合は、従来例のように、垂直走査クロックVCLKは低速化されていて、各行の走査期間は2倍になっている。その場合でも、図8(C)に示されるとおり、各行の走査期間の前半で水平走査信号が生成されて、ラインバッファ60に1行分の640画素信号が入力される。但し、出力クロックOCLKは画素クロックPCLKの1/2の速度に制御され、2倍の周期で640画素信号を出力する。これにより、水平走査シフトレジスタのシフト動作を制御する画素クロックPCLKは同じ速度に維持される。但し、カラープロセッサ20への画素信号の出力は、1/2の速度に落とされる

[0048]

以上、実施の形態例をまとめると以下の付記の通りである。

[0049]

(付記1)画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられたサンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、

前記サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平 走査回路とを有し、

第1のフレーム期間に制御されているとき、前記垂直走査回路は、第1の垂直 走査期間内で前記複数の行選択線を順次選択して走査し、前記第1のフレーム期間より長い第2のフレーム期間に制御されているときも、前記第1の垂直走査期間内で前記複数の行選択線を順次選択して走査することを特徴とするイメージセンサ。 [0050]

(付記2)付記1において、

前記垂直走査回路が前記各行選択線を選択するときに、前記水平走査回路が前記水平走査信号を生成し、前記垂直走査回路が前記垂直走査信号を生成しないときは、前記水平走査回路も前記水平走査信号を生成しないことを特徴とするイメージセンサ。

[0051]

(付記3)付記1において、

前記画素は、光電変換素子と、リセットトランジスタと、ソースフォロワートランジスタと、前記行選択線により制御される選択トランジスタとを有することを特徴とするイメージセンサ。

[0052]

(付記4)付記1において、

前記第1の垂直走査期間は、前記第1のフレーム期間内の一部の期間であることを特徴とするイメージセンサ。

[0053]

(付記5)画像を撮像するイメージセンサにおいて、

択する水平走査信号を生成する水平走査回路とを有し、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選

第1のフレーム期間に制御されているとき、前記垂直走査回路は、第1の垂直 走査期間内で前記複数の行選択線を順次選択して走査し、前記第1のフレーム期間より長い第2のフレーム期間に制御されているときも、前記第1の垂直走査期間内で前記複数の行選択線を順次選択して走査することを特徴とするイメージセ ンサ。

[0054]

(付記6)付記5において、

前記垂直走査回路は、前記フレーム期間内の前記第1の垂直走査期間を過ぎた 後は、前記垂直走査信号を出力しないことを特徴とするイメージセンサ。

[0055]

(付記7)画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、

前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平走査回路とを有し、

前記垂直走査回路は、フレーム期間内の一部の垂直走査期間内で前記複数の行選択線を順次選択して走査し、前記フレーム期間内の前記垂直走査期間外では前記行選択線の選択を行わないことを特徴とするイメージセンサ。

[0056]

(付記8)付記1、5、7のいずれかにおいて、

更に、前記サンプルホールド回路の出力を、1行分格納するラインバッファと

前記ラインバッファの出力を入力する画像プロセッサとを有し、

水平走査期間において、前記水平走査信号に応答して、前記サンプルホールド 回路の出力信号を前記ラインバッファに格納し、前記水平走査信号よりも長い周 期の出力クロックに応答して、当該ラインバッファ内の当該出力信号を前記画像 プロセッサに出力することを特徴とするイメージセンサ。

[0057]

(付記9)画像を撮像するイメージセンサにおいて、

光電変換素子を有する画素を行列配置した画素アレイと、

前記画素アレイ内の行方向に配置された複数の行選択線と、

前記画素アレイ内の列方向に配置された複数のコラム線と、

前記各コラム線に設けられ、前記画素の光電変換信号をサンプルホールドする サンプルホールド回路と、

前記複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、

前記各行選択線が選択された時に、前記サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平走査回路と、

前記サンプルホールド回路の出力を、1行分格納するラインバッファと、

前記ラインバッファの出力を入力する画像プロセッサとを有し、

水平走査期間において、前記水平走査信号に応答して、前記サンプルホールド 回路の出力信号を前記ラインバッファに格納し、前記水平走査信号よりも長い周 期の出力クロックに応答して、当該ラインバッファ内の当該出力信号を前記画像 プロセッサに出力することを特徴とするイメージセンサ。

[0058]

【発明の効果】

以上、本発明によれば、イメージセンサの積分時間のずれが少なくなって出力 画像の歪みが抑制され、画質が向上する。

【図面の簡単な説明】

【図1】

本実施の形態におけるCMOSイメージセンサの画素アレイの構成を示す図である。

【図2】

サンプルホールド回路の具体例を示す図である。

【図3】

サンプルホールド回路の動作を示す信号波形図である。

【図4】

本実施の形態におけるイメージセンサのカラープロセッサの構成を示す図である。

【図5】

本実施の形態における垂直走査と水平走査との関係を示す図である。

【図6】

本実施の形態における垂直走査と水平走査の制御回路を示す図である。

【図7】

図4の変形例を示す図である。

【図8】

ラインバッファ60への入力タイミングと出力タイミングを示す図である。

【符号の説明】


PX 画素、SLCT 行選択線、10 画素アレイ、12 垂直走査回路、1

4 サンプルホールド回路、16 水平走査回路、20 画像プロセッサ


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【書類名】

要約書

【要約】

【課題】イメージセンサの出力画像の歪みを抑制して画質を向上させる。

【解決手段】光電変換素子を有する画素を行列配置した画素アレイを有するイメージセンサにおいて、複数の行選択線と、複数のコラム線と、各コラム線に設けられたサンプルホールド回路と、複数の行選択線を順次選択する垂直走査信号を生成する垂直走査回路と、サンプルホールド回路の出力を順次選択する水平走査信号を生成する水平走査回路とを有し、第1のフレーム期間に制御されているとき、垂直走査回路は、第1の垂直走査期間内で前記複数の行選択線を順次選択して走査し、第1のフレーム期間より長い第2のフレーム期間に制御されているときも、第1の垂直走査期間内で前記複数の行選択線を順次選択して走査する。撮像対象の画像が暗くなった場合など、フレーム期間を第1のフレーム期間よりも長い第2のフレーム期間にするように制御して画素での積分期間を長くしても、垂直走査の速度が、第1のフレーム期間と同じ速度になるので、画像の上端部と下端部とで積分期間のずれが大きくならず、出力画像のゆがみを抑制することができる。

【選択図】図5

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社